PATENT ABSTRACTS OF JAPAN

(11)Publication number :

03-033933

(43)Date of publication of application: 14.02.1991

(51)Int.Cl.

GO6F 9/38

(21)Application number: 01-169483

(71)Applicant: NEC CORP

(22)Date of filing:

29.06.1989


(72)Inventor: NOMURA MASAHIRO

(54) MICROCOMPUTER

(57) Abstract:

PURPOSE: To accelerate the execution speed of a program by immediately executing the instruction of a branch destination by switching the sequence of instruction code fetch or pre-fetching the instruction code of the branch destination in advance before executing a branch instruction.

CONSTITUTION: A branch address calculation control part 104–5 stops the pre– fetch of the instruction code behind the instruction when an unconditional branch instruction is detected by activating both an instruction forefront detecting signal 104–1–1 and a branch instruction detecting signal 104–2–1. And the sequence of the instruction code fetch is switched to that of the instruction code fetch from the branch destination. Also, when the branching instruction is a conditional branching instruction, no switching of the sequence of the instruction code fetch is performed, and the pre–fetch of the instruction code of a branch destination address is performed. In other words, by switching the sequence of the instruction code fetch before the execution of the branching instruction or pre–fetching the instruction code of the branch destination, a branch destination instruction immediately is executed,



and the disturbance of a pipeline is minimized, which accelerates the execution speed of the program.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Best Available Copy

⑲ 日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A) 平3-33933

Solnt. Cl. 5

識別記号

广内整理番号

@公開 平成3年(1991)2月14日

G 06 F 9/38

330 F

7361-5B

(全9頁). 請求項の数 1

60発明の名称

マイクロコンピユータ

②特 願 平1-169483

②出 願 平1(1989).6月29日

@発 明

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 る出 頗

東京都港区芝5丁目7番1号

弁理士 内 原

1. 発明の名称:

マイクロゴンピュータ

2. 特許請求の範囲

記憶手段に対して命令コードあるいはデータの 読み出し及び書き込みを行なうパス制御手段と、 前記パス制御手段が前記記憶手段から読み出した。 前記命令コードを格納する命令コード格納手段と、 前記命令コード格納手段から前記命令コードを読 み出し、解読して実行する命令実行手段を有し、 前記パス制御手段による前記記憶手段からの前記 命令コードあるいは前記データの読み出し及び書 き込みと、前記命令実行手段による命令実行を独 立に行なうパイプライン制御のマイクロコン・ ピュータにおいて、前記命令コードの命令コード コードの中から分岐命令を検出する分岐命令検出 手段と、前記分岐命令検出手段で検出された前記・・・

分岐命令の分岐先番地を算出する分岐先番地計算、 手段と、前記分岐先番地計算手段の結果で指され る前記分枝先番地からの前記命令コードの読み出、 しを命令コードフェッチシーケンスを切換える命。。 令分岐として前記パス制御手段に対して要求する。 第一の要求手段と、前記命令コードフェッチシー ケンスの切換えを伴わない分岐先の命令コード先 取りとして前記パス制御手段に対して要求する第一 二の要求手段から成る分岐命令制御手段を有し、 前記分岐命令制御手段が前記パス制御手段から読 み出した前記分岐命令を前記命令コード格納手段。 に転送するタイミングで前記命令コード長検出手 段と前記分岐命令検出手段によって検出し前記分 岐先番地計算手段によって前記分岐先番地を算出 した後前記第一の要求手段あるいは前記第二の要 求手段から要求を出す事により前配バス制御手段 が前記分岐命令の前記分岐先番地からの前記命令・・・・ コードの説み出しを前記命令実行手段における前 🦙 記分岐命令の実行に先立って行なうことを特徴と するマイクロコンピュータ.

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、マイクロコンピュータ、特に、バイフライン制御によって、命令コードの先取りあるいはデータの読み出し及び容込と、命令実行を独立に行なうマイクロコンピュータに関する。

[従来の技術]

従来例について、図面を参照して説明する。 第4図は従来の一例を示すブロック図である。

第4図に示すマイクロコンピュータは、パイプ ライン制御によって命令コードの先取りあるいは データの読み出し及び書込と、命令実行を独立に 行なう。

マイクロコンピュータ400は、外部メモリからの命令コードフェッチ及びデータアクセスを行なうバス制御部401と、バス制御部401が先行フェッチした命令コードを格納する命令コード格納部402から命令コードを読み出して命令を実行する命令実行部403から成る。

接続されている。

マイクロコンピュータ 4 0 0 は、バス制御部 バッファ 4 0 1 - 3 に転送する。
4 0 1 が先行フェッチし、命令コード格納部 4 0 2 バスサイクル制御部 4 0 1 - 1 は、分岐判定信
に格納した命令コードを、命令実行部 4 0 3 - 4 がアクティブになると、命令キュー
次読み出して所定の処理を行なう事により、命令 4 0 2 - 1 内に既に先行フェッチされた命令コー
を実行していく。 ドを無効にする為に命令コード格納部 4 0 2 に対

バス制御部401内のバスサイクル制御部401 ー1は、命令キュー402-1の状態により、命 令キュー402-1内に空きがあれば、フェッチ ポインタ401-2で指されるアドレスの外部メ モリから命令コードをフェッチし、その命令コー ドを一旦命令コードパッファ401-4に格納し た後、命令コード入力バス404を介して、命令 キュー402-1に転送する。

命令実行部403は、命令キュー402-1に 格納された命令を顧次読み出して実行しており、 分岐命令を実行した結果、命令分岐するという判 定がなされると、分岐判定信号403-4をバス 制御部401に出力すると共に、命令実行部403 内で算出した分岐アドレスを、分岐アドレスバス

更に、バス制御部401は、命令コードフェッ チ等の為にパスサイクルを起動するパスサイクル 制御部401-1と、外部メモリから先行フェッ チするフェッチ先のアドレスを示すフェッチポイ ンタ401-2と、命令実行部403により計算 された分岐先アドレスを格納するアドレスパッ ファ401ー3と、先行フェッチした命令コード を一時格納する命令コードバッファ401-4を 有し、命令コード格納部402は、バス制御部 401が先行フェッチした命令コードをFIFO で格納する複数段の命令キュー402-1を有し、 命令実行部403は、命令キュー402-1から 命令コードを読み出し解読して実行するマイクロ シーケンサ403-1と、命令実行に必要なレジ スタ群403ー2と、算術論理演算を行なうALU 403-3を有しており、パス制御部401と命 令コード格納部402が命令コード入力バス404 で、命令コード格納部402と命令実行部403 が命令コード出力パス405で、バス制御部401 と命令実行部403が分岐アドレスパス406で

406を介してバス制御部401内のアドレス

バスサイクル制御部 4 0 1 - 1 は、分岐判定信号 4 0 3 - 4 がアクティブになると、命令キュー 4 0 2 - 1 内に既に先行フェッチされた命令コードを無効にする為に命令コード格納部 4 0 2 に対して命令キュー無効信号 4 0 1 - 5 を出力すると 共に、命令分岐の為のバスサイクルを起動し、フェッチポインタ 4 0 1 - 2 の内容を更新して、アドレスバッファ 4 0 1 - 3 で指される分岐 たの命つコードを読み込み、一旦命令コード入力バス 4 0 4 を介して、命令キュー4 0 2 - 1 に転送する。命令コード格納部 4 0 2 は、命令キュー無効信号 4 0 1 - 5 により、命令キュー 4 0 2 - 1 の内容を無効にした後、バス制御部 4 0 1 から転送された分岐先の命令コードを命令キュー 4 0 2 - 1

バス制御部401が命令分岐後に外部のメモリ から分岐先の命令コードを読み出し、その命令

に格納する。

コードが命令コード入力パス 4 0 4 を介して命令 キュー 4 0 2 - 1 に転送される迄、命令実行部 4 0 3 は、命令の実行を待たされる。

第5図に、命令分岐が発生した時の、パス制御 部401と命令実行部403の動作タイミングの 破略図を示す。

[発明が解決しようとする課題]

上述した従来のマイクロコンピュータでは、パイプライン制御によって、命令コードの先取りあるいはデータの読み出し及び鸖込と、命令実行を独立に行なり事により高速化を図っているが、無条件分岐命令あるいは条件分岐命令により命令分岐が発生した場合には、先取りした命令コードが無効になる為、パイプラインに乱れが生じ、命令実行の高速化が抑えられてしまうという欠点を有している。

[課題を解決するための手段]

本発明のマイクロコンピュータは、記憶手段に 対して命令コードあるいはデータの読み出し及び 書き込みを行なうバス制御手段と、前記バス制御

ら成る分岐命令制御手段を有し、前記分岐命令制御手段が前記パス制御手段から読み出した前記分岐命令を前記命令コード格納手段に転送するタイミングで前記命令コード長校出手段と監が記分岐の世界ので前記の令コードを受ける前記が大番地を算出した後の要求手段あるいは前記第二の要求手段から要求を出まり前記パス制御手段が前記分岐命令の東で先立って行なり。

(実施例)

本発明の実施例について、図面を参照して説明 する。

第1図は本発明の第1の実施例を示す分岐命令 制御装置を備えたマイクロコンピュータを示すブロック図である。

マイクロコンピュータ100は、外部メモリか ちの命令コードフェッチ及びデータアクセスを行 なうパス制御部101と、パス制御部101が先 手段が前記記憶手段から読み出した前記命令コー ドを格納する命令コード格納手段と、前記命令 コード格納手段から前記命令コードを読み出し、 解読して実行する命令実行手段を有し、前記パス 制御手段による前記記憶手段からの前記命令コー ドあるいは前記データの読み出し及び書き込みと、 前記命令実行手段による命令実行を独立に行なう パイプライン制御のマイクロコンピュータにおい て、前記命令コードの命令コード長を検出する命 令コード長校出手段と、前記命令コードの中から 分枝命令を検出する分岐命令検出手段と、前記分 岐命令検出手段で検出された前記分岐命令の分岐 先番地を算出する分岐先番地計算手段と、前記分 **岐先番地計算手段の結果で指される前記分岐先番** 地からの前記命令コードの読み出しを命令コード フェッチシーケンスを切換える命令分岐として前 記パス制御手段に対して要求する第一の要求手段 と、前記命令コードフェッチシーケンスの切換え を伴わない分岐先の命令コード先取りとして前記 パス制御手段に対して要求する第二の要求手段か

行フェッチした命令コードを格納する命令コード格納部102と、命令コード格納部102から命令コードを読み出して命令を実行する命令実行部103と、パス制御部101が先行フェッチした命令コードから無条件分岐命令を検出して、分岐先アドレスのアドレス計算を行なう分岐アドレス計算部104から成る。

更に、パス制御部101は、命令コードフェッチあるいは分岐先アドレスからの命令コード先取り等の為にパスサイクルを起動するパスサイクル制御部101ー1と、外部メモリから先行フェッチするフェッチ先のアドレスを示すフェッチポインタ101ー2と、分岐アドレス計算部104により計算された分岐先アドレスを格納するアドレスパッファ101ー3と、先行フェッチした命令コードを一時格納する命令コードパッファ101ー4を有し、命令コードをドIFOで格納する複数段の命令キュー102ー1を有し、命令実行部103は、命令キュー102ー1から

命令コードを読み出し解読して実行するマイクロ シーケンサ103-1と、命令実行に必要なレジ スタ群103-2と、算術論理演算を行ならALU 103-3を有し、分岐アドレス計算部104は、 バス制御部101が先行フェッチした命令コード から命令コード長の検出と無条件分岐命令の検出 をそれぞれ行なう命令コード長デコーダ104ー 1と分岐命令デコーダ104-2と、フェッチポ インタ101-2の内容を所定のタイミングで保 持するポインタバッファ104-3と、ポインタ パッファ 104-3の内容と無条件分岐命令の命 令コード内の変移値を加算して分岐先アドレスを 求めるアドレスアダー104-4と、分岐アドレ ス計算制御部104-5を有しており、バス制御 部101と命令コード格納部102と分岐アドレ ス計算部104が命令コード入力バス105で、 命令コード格納部102と命令実行部103が命 令コード出力パス106で接続されている。

マイクロコンピュータ100は、バス制御部 101が先行フェッチし、命令コード格納部102

104-3は、これによりフェッチポインタ101-2の内容をラッチする。また、分岐命令デコーダ104-2は命令コード長デコーダ104-1と同様、命令コード入力パス105上の命令コードから無条件分岐命令の命令コードパターンを検出して、分岐アドレス計算制御部104-5に分岐命令検出信号104-2-1を出力する。

分岐アドレス計算制御部104-5は、命令先 頭検出信号104-1-1と分岐命令検出信号 104-2-1が共にアクティブになる事により、 無条件分岐命令が検出されると、バス制御部101 内のバスサイクル制御部101-1に対して命令 コードフェッチ停止信号104-5-1を出力し、 検出された無条件分岐命令に続く命令コードの フェッチを抑える。次に、検出された無条件分岐 命令が置かれているアドレスを示しているボイン タバッファ104-3の値と命令コード内の変移 値をアドレスアダー104-4によって加算して、 デコードした無条件分岐命令の分岐先アドレスを に格納した命令コードを、命令実行部103が顧 次読み出して所定の処理を行なう事により、命令 を実行していく

バス制御部101内のバスサイクル制御部101 - 1は、命令キュー102-1の状態により、命 令キュー102~1内に空きがあれば、フェッチ ポインタ101-2で指されるアドレスの外部メ モリから命令コードをフェッチし、その命令コー ドを一旦命令コードバッファ101-4に格納し た後、命令コード入力パス105を介して、命令 キュー102ーlに転送する。分岐アドレス計算 部104は、命令コード入力バス105の内容を^^ 常にモニタしており、命令コード長デコーダ104 - 1は、命令コード入力バス105上の命令コー ドのコード長を解読して次命令の先頭を検出し、 次命令の先頭命令コードが命令コード入力バス15 を介して命令キュー102-1に転送されるタイ ミングで、ポインタバッファ104-3と分岐ア ドレス計算制御部104-5に命令先頭検出信号 104-1-1を出力する。ポインタバッファ

求め、アドレスパッファ101-3に書込むと共 に、無条件分岐判定信号104-5-2をアク ティブにする。

バスサイクル制御部101-1は、命令コードフェッチ停止信号104-5-1がアクティブになると、検出された無条件分岐命令に統条件分岐命令に統条件分岐のつエッチを停止する。その後、無条件分岐を発力を使止する。その後、無条を分したのでは、アドレスパッファ101-3で指される分岐先の命令コードを外部メモリからは、スカードパッファ101-4を経は、スカードフェッチのシーケンスを分岐に切り、命令コードフェッチのシーケンスを分岐先に切り、続き分岐先からの命令コードフェッチを継続する。

命令実行部103は、命令キュー102-1に 格納された命令を順次貌み出して実行しており、 既に分岐アドレス計算部104で検出された無条 件分岐命令を、命令キュー102-1から読み出して実行した後、続いて命令キュー102-1に 格納されている分岐先の命令を実行する。

命令実行部103は、バス制御部101が命令 分岐後に、外部のメモリから分岐先の命令コード を読み出してくるのを待つこと無く、予め命令 キュー102-1に格納された分岐先の命令コー ドを読み出して、すぐに分岐先の命令を実行する 本ができる。

第2図に、命令分岐が発生した時の、パス制御 部101と命令実行部103の動作タイミングの 破略図を示す。

第3図は本発明の第2の実施例を示すブロック 図である。

基本構成は、第1の実施例と同様であるが、分 抜アドレス計算部304内の分岐命令デコーダ 304-2は、無条件分岐命令と条件分岐命令の 検出が可能になっており、バス制御部301には、 分岐先アドレスから先取りした命令コードを一時 格納する分岐先命令コードバッファ301-5と、

ドのコード長を解読して次命令の先頭を検出し、 次命令の先頭命令コードが命令コード入力バス 105を介して命令キュー102-1に転送され るタイミングで、ポインタバッファ304-3と 分岐アドレス計算制御部304-5に命令先頭検 出信号304-1-1を出力する。ポインタバッファ304-3は、これによりフェッチポインタ 301-2の内容をラッチする。

また、分岐命令デコーダ304-2は命令コード長デコーダ304-1と同様、命令コード入力パス105上の命令コードから無条件分岐命令あるいは条件分岐命令の命令コードパターンを検出して、分岐アドレス計算制御部304-5に無条件分岐命令検出信号304-2-1あるいは条件分岐命令検出信号304-2-2を出力する。

命令先頭校出信号304-1-1と無条件分枝 命令校出信号304-2-1が共にアクティブに なり、無条件分岐命令が校出された場合には、マ イクロコンピュータ300は、第一の実施例で述 べたと同様な動作を行なう。

マイクロコンピュータ300は、バス制御部301が先行フェッチし、命令コード格納部102 に格納した命令コードを、命令実行部303が順次院み出して所定の処理を行なり事により、命令を実行していく。

バス制御部301内のバスサイクル制御部301
-1は、命令キュー102-1の状態により、命令キュー102-1内に空きがあれば、フェッチポインタ301-2で指されるアドレスの外部メモリから命令コードをフェッチし、その命令コードを一旦命令コードベッファ301-4に格納した後、命令コード入力パス105を介して、命令キュー102-1に転送する。分岐アドレス計算部304は、命令コード入力パス105の内容を常にモニタしており、命令コード長デコーダ304-1は、命令コード入力パス105上の命令コー

命令先頭検出信号304-1-1と条件分岐命令検出信号304-2-2が共にアクティブになると、分岐アドレス計算制御部304-5は、検出された条件分岐命令が置かれているアドレスを示しているポインタバッファ304-3の値と、示命令コード入力バス105上に出力される条件分岐命令の命令コード内の変移値をアドレスアダー304-4によって加算して、デコードした条件分けを命令の分岐先アドレスを求め、アドレスパップァ301-3に書込むと共に、分岐先命令コード先取り要求信号304-5-1をアクティブに

バスサイクル制御部301-1は、分岐先命令
コード先取り要求信号304-5-1がアクティー
ブになると、分岐先命令コード先取りの為のバス
サイクルを起動して、アドレスパッファ3013で指される分岐先の命令コードを外部メモリか
ら読み出し、分岐命令コードバッファ301-5
に格納する。その後は、命令実行部303で条件
分岐命令が実行される迄、分岐しない場合の命令

命令実行部303は、命令キュー102-1に 格納された命令を順次説み出して実行しており、 既に分岐アドレス計算部304で検出された条件 分岐命令を、命令キュー102-1から読み出し ご

シーケンスから命令コードフェッチを継続する。

て実行した結果、命令分岐するという判定を行な うと分岐判定信号303-1を、命令分岐しない という判定を行なうと非分岐判定信号303-2 を、バス制御部301に出力する。

バス制御部301内のバスサイクル制御部301 - 1は、分岐判定信号303-1がアクティブに なると、命令キュー102-1内に既に先行 フェッチされた命令コードを無効にする為に命令 コード格納部102に対して命令キュー無効信号。 301-7を出力すると共に、命令コードセレク タ301-6を制御して、分枝先命令コードバッ ファ301-5に格納された分岐先の命令コード を命令コード入力パス105を介して命令キュー 102-1に転送する。

その後、フェッチポインタ301-2の内容を

メモリから分岐先の命令コードを読み出してくる のを持つこと無く、予め分岐先命令コードバッ ファ301-5に格納された分岐先の命令コード を命令ヤュー102-1から読み出して、すぐ分 岐先の命令を実行する事ができる。

〔発明の効果〕

以上説明した様に本発明は、命令コードフェッ チと命令の実行を独立に行なうパイプライン制御 のマイクロコンピュータにおいて、プログラム中 に分岐命令があった場合、命令実行部分において 実行される前にその分岐命令を検出し、次の様な 処理を行なうので下記に示す効果がある。

- ① 分岐命令が無条件分岐命令であった場合 無条件分岐命令以降にある命令コードの先行 フェッチを停止して、分岐先からの命令コード フェッチに命令コードフェッチのシーケンスを 切換える事により、命令分岐が発生した時に、 先行フェッチしている分岐先の命令をすぐに実 行する事ができる。
- ② 分岐命令が条件分岐命令であった場合

更新して、命令コードフェッチのシーケンスを切 . 換え、先取りした分岐先命令コードの次のアドレ スから、引続いて命令コードのフェッチを行なう パスサイクルを起動して、フェッチした命令コー ドを命令キュー102-1に転送していく。

また、非分岐判定信号303-2がアクティブ になると、分岐先命令コードバッファ301-5 に格納された分岐先の命令コードの内容を無効に し、フェッチポインタ301-2の内容は更新せ ずに、分岐しない場合の命令コードフェッチを統 ける。この場合には、命令コード格納部102に 対して命令キュー無効信号301-7は出力しな・

命令コード格納部102は、命令分岐が発生し た協合には、命令中ュー無効信号301-7によ り一旦命令キュー102-1の内容を無効にした 後、パス制御部301から転送された分岐先の命 令コードを命令ヤュー102-1に格納する。

命令実行部303は、命令分岐が発生した場合 には、バス制御部301が命令分岐後に、外部の

命令コードフェッチのシーケンスの切換えは行 なわず、分岐先アドレスの命令コードを予め先 取りしておく事により、命令分岐が発生した時 に、先取りしておいた分岐先の命令をすぐに実 行する事ができる。

この様に、分岐命令を実行する以前に、命令 コードフェッチのシーケンスの切換えあるいは分 **妓先の命令コードを予め先取りしておく事により、** 命令分岐が発生した時に、分岐先の命令コードが 外部メモリから読み込まれる迄、命令実行部分が 命令の実行を待つこと無く、すぐに分岐先の命令 を実行する事ができる為、命令分岐によるパイプ - ラインの乱れを最小限に抑えることができ、プロ グラムの実行速度を大幅に向上する事ができる.

4. 図面の簡単な説明


第1図は本発明の第1の実施例のブロック図、 第2図は本発明の第1の実施例の動作タイミング の概略図、第3図は本発明の第2の実施例のプ ロック図、第4図は従来例のブロック図、第5図 は従来例の動作タイミングの腹略図である。

100 マイクロコンピュータ、101 バス制御部、101-1……バスサイクル制御部、 101-2……フェッチポインタ、101-3……アドレスパッファ、101-4……命令 コードバッファ、102……命令コード格納部、 102-1……命令キュー、103……命令実行 部、103-1……マイクロシーケンサ、103 - 2 …… レジスト群、103-3……ALU、 104……分岐アドレス計算部、104-1…… 命令コード長デコーダ、104-1-1……命令 先頭検出信号、104-2……分岐命令デコーダ、 104-2-1 分岐命令検出信号、104-3……ポインタバッファ、104-4……アドレ スアダー、104-5……分岐アドレス計算制御 部、104-5-1……命令コードフェッチ停止 值号、104-5-2····· 無条件分岐判定信号、 105……命令コード入力バス、106……命令 コード出力パス、 3 0 0 ……マイクロコンピュー タ、301……バス制御部、301-1……バス


サイクル制御部、301ー2……フェッチポイン タ、301-3……アドレスパッファ、301-4……命令コードバッファ、301-5……分岐 命令コードバッファ、301-6……命令コード セレクタ、301-7……命令キュー無効៨号、 102……命令コード格納部、102-1……命 令キュー、 3 0 3 ··· ··· 命令実行部、 3 0 3 ー 1 … … 分岐判定信号、 3 0 3 - 2 … … 非分岐判定 信号、304……分岐アドレス計算部、304-1 ……命令コード長デコーダ、304-1-1 ……命令先頭検出信号、304-2……分岐命 令デコーダ、304-2-1……無条件分肢命令 校出信号、304-2-2……条件分枝命令校出 信号、304-3……ポインタバッファ、304 - 4……アドレスアダー、304-5……分敀ア ドレス計算制御部、304-5-1……分校先命 令コード先取り要求信号、304-5-2……無 条件分岐判定信号、304-5-3……命令コー ドフェッチ停止信号、400……マイクロコン ピュータ、401……バス制御部、401-1…

…バスサイクル制御邸、401-2……フェッチポインタ、401-3……アドレスパッファ、401-5……命令キュー無効信号、402……命令コード格納部、402-1……命令キュー、403……命令実行部、403-1……マイクロシーケンサ、403-2……レジスト群、403-3……ALU、403-4……分岐判定信号、404……命令コード入力パス、405……命令コード出力パス、408……分岐アドレスパス。


代理人 弁理士 内 原 智




第2四



第5図



マイクロコンピュータ 分歧判定信号 303-/ 今冬先頭於土信号 今战使命令コート 克斯贝安亚伯号 304-5-1 303-2 排分歧列定信号 301/1ス制御部 - 301-1 1/27/21/21/11/11/15/ **分设了12281至41876**8 103-3 ALV 304-5 シルコ アドレスバッファ AA 3 - 2 - 1 件上 电号 304-5-2~ 熙条件分歧 判定信号 304-4 アトレスアダー レジスタ群 304-3 ポインタバップァ 304-2-1、 供采作分歧 命令授出信号 301-Z 75-++TX29 - 304 - 1 ・介令コード及デコータ-40岁行部 今今七-無効信号 304-2 BUGG 73-9 304-2-2 采作分歧合令 検出信号 30/-5 102-1 474-72-304 AMETIVES かまとゆやコードバッファ 301-6 今かコードセレクタ 30/-444つードバップァ からみかコード入かへス 103-1 マイクロシーケング 106年入コード出かべス 102今今コード格納部 第3図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

efects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.